| ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ´Â MATLAB¿¡ Çϵå¿þ¾î ±¸Çö ±â´ÉÀ» Ãß°¡ÇÕ´Ï´Ù. |
Áö±Ý ´Ù¿î·Îµå |
ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ ¼øÀ§ ¹× ¿ä¾à
- °Ô½ÃÀÚ À̸§:
- The MathWorks, Inc.
- ¿î¿µÃ¼Á¦:
- Windows XP/2000/98/Mac OS X
ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ ű×
ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ ¼³¸í
±¤°í ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ´Â Mathworks, Inc.¿¡¼ °³¹ß ÇÑ °¡Á¤ ¹× ±³À° ¼ÒÇÁÆ®¿þ¾îÀÔ´Ï´Ù. ¿ì¸®ÀÇ ÀçÆÇ ¹× Å×½ºÆ® ÈÄ ¼ÒÇÁÆ®¿þ¾î´Â °ø½ÄÀûÀÌ¸ç ¾ÈÀüÇÏ¸ç ¹«·á·Î ÀÔÁõµÇ¾ú½À´Ï´Ù. ´ÙÀ½Àº ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ¿¡ ´ëÇÑ °ø½Ä ¼³¸íÀÔ´Ï´Ù. ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ Çϵå¿þ¾î ±¸Çö ±â´ÉÀ» MATLAB¿¡ Ãß°¡ÇÕ´Ï´Ù. IT´Â ASICS ¶Ç´Â FPGAÀÇ ±¸ÇöÀ» À§ÇØ ÇÊÅÍ µðÀÚÀÎ µµ±¸ »óÀÚ·Î ¼³°èµÈ °íÁ¤ ¼Ò¼öÁ¡ ÇÊÅÍ¿¡ ´ëÇØ È¿À²ÀûÀÌ°í ÇÕ¼º °¡´ÉÇϸç ÈÞ´ë¿ë VHDL ¹× Verilog Äڵ带 »ý¼º ÇÒ ¼ö ÀÖ½À´Ï´Ù. ¶ÇÇÑ »ý¼º µÈ Äڵ带 ½Å¼ÓÇÏ°Ô ½Ã¹Ä·¹À̼Ç, Å×½ºÆ® ¹× È®ÀÎÇϱâ À§ÇØ VHDL ¹× Verilog Å×½ºÆ® º¥Ä¡¸¦ ÀÚµ¿À¸·Î »ý¼ºÇÕ´Ï´Ù. »ý¼º µÈ VHDL ¹× Verilog ÄÚµå´Â ÇÊ¿äÇÒ °æ¿ì ¼³°èÀÚ ¹× ¼³°èÀÚ°¡ Äڵ带 ½Å¼ÓÇÏ°Ô »ç¿ëÀÚ Á¤ÀÇ ÇÒ ¼ö ÀÖµµ·Ï ¼³°èÀÚ ¹× ¼³°èÀÚ°¡ Ŭ¸° HDL ÄÚµù ½ºÅ¸ÀÏÀ» ÁؼöÇÕ´Ï´Ù. Å×½ºÆ® º¥Ä¡ ±â´ÉÀº »ý¼º µÈ ÄÚµåÀÇ Á¤È®¼º¿¡ ´ëÇÑ ÀڽۨÀ» ³ôÀÌ°í Å×½ºÆ® º¥Ä¡ ±¸Çö¿¡ ¼Ò¿ä µÈ ½Ã°£À» Àý¾àÇÕ´Ï´Ù. ÁÖ¿ä Ư¡µé ASICS ¹× FPGA¿¡¼ °íÁ¤ ¼Ò¼öÁ¡ ÇÊÅ͸¦ ±¸ÇöÇϱâÀ§ÇÑ ÇÕ¼º IEEE 1076 ȣȯ VHDL ÄÚµå ¹× IEEE 1364-2001 ȣȯ Verilog ÄÚµå »ý¼º »ý¼º µÈ ÄÚµåÀÇ ³»¿ë, ÃÖÀûÈ ¹× ½ºÅ¸ÀÏÀ» Á¦¾îÇÕ´Ï´Ù. ºÐ»ê »ê¼úÀ» Æ÷ÇÔÇÏ¿© ¼Óµµ ´ë¿ª Ž»ö ¹× ¾ÆÅ°ÅØó Ž»ö ¿É¼ÇÀ» Á¦°øÇÕ´Ï´Ù. »ý¼º µÈ HDL ÇÊÅÍ ÄÚµåÀÇ ºü¸¥ È®ÀÎ ¹× À¯È¿¼º °Ë»ç¸¦ À§ÇØ VHDL ¹× Verilog Å×½ºÆ® º¥Ä¡ »ý¼º ½Ã¹Ä·¹ÀÌ¼Ç ¹× ÇÕ¼º ½ºÅ©¸³Æ®¸¦ »ý¼ºÇÕ´Ï´Ù Âü°í : ´Ù¿î·ÎµåÇϱâ Àü¿¡ ¼ÒÇÁÆ®¿þ¾î¸¦ ±¸ÀÔÇϽʽÿÀ.
ÇÊÅÍ µðÀÚÀÎ HDL ÄÚ´õ °ü·Ã ¼ÒÇÁÆ®¿þ¾î